

01-73659

Mar. 17, 1989
MANUFACTURE OF THIN-FILM CONDUCTOR DEVICE

L3: 1 of 1

INVENTOR: SHUICHI KAMEYAMA, et al. (2)
ASSIGNEE: MATSUSHITA ELECTRIC IND CO LTD
APPL NO: 62-230122
DATE FILED: Sep. 14, 1987
PATENT ABSTRACTS OF JAPAN
ABS GRP NO: E782
ABS VOL NO: Vol. 13, No. 292
ABS PUB DATE: Jul. 6, 1989
INT-CL: H01L 27/04; H01L 21/265

ABSTRACT:

PURPOSE: To improve uniformity of a resistance value of a resistor and improve quality of a resistor by a method wherein a polycrystalline conductive thin film is deposited on a substrate, an atom is ion-implanted into the conductor thin film, the conductor thin film containing the atom is heat-treated and the conductor thin film is used as the resistor.

CONSTITUTION: The surface of an N-type silicon semiconductor substrate 100 is oxidized, and a silicon oxide film 110 is formed to form a substrate. A polycrystalline tungsten silicide thin film 120 is deposited on the oxide film 110; ions of silicon are implanted into this tungsten silicide thin film 120. Then, the tungsten silicide thin film 120 into which the ions of silicon have been implanted is heat-treated in an atmosphere of nitrogen. A resist pattern of a resistor is formed on the heat-treated polycrystalline tungsten silicide thin film 120; the tungsten silicide thin film 120 is etched; after that, the resist is removed to form the resistor 120a. In addition, after a CVD-SiO₂ film 130 has been deposited on a whole face, aluminum electrodes 140a, 140b are formed on both ends of the resistor.

Japanese Published Unexamined Patent Application (A) No. 64-073659, Published March 17, 1989; Application Filing No. 62-230122, Filed September 14, 1987; Inventor(s): Shuuichi Kameyama et al.; Assignee: Matsushita Electric Corporation; Japanese Title: Method for Manufacturing Thin Film Conductor Devices

METHOD FOR MANUFACTURING THIN FILM CONDUCTOR DEVICES

CLAIM(S)

1) A thin film conductor device manufacturing method comprising the following steps: a step of depositing a polycrystalline conductor thin film on a substrate; a step of ion-implanting atoms into said conductor thin film without creating an amorphous surface; a step of heating the conductor thin film containing said atoms; and the method is characterized in that said conductor thin film is used as a resistor.

2) A thin film conductor device manufacturing method, as mentioned in Claim 1, wherein atoms to be ion-implanted share the same type with at least one type of atoms constituting the polycrystalline conductor thin film.

3) A thin film conductor device manufacturing method, as mentioned in Claim 1, wherein the substrate at least has a structure constructed by a substrate, an insulating film, and a polycrystalline semiconductor thin film in this order, and the polycrystalline conductor thin film is deposited on top of this structure.

DETAILED DESCRIPTION OF THE INVENTION

(Field of Industrial Application)

The present invention pertains to a method to manufacture a thin film conductor device, particularly to a manufacturing method for improving uniformity of a resistance value of a resistor constructed by a polycrystalline conductor thin film of an integrated circuit.

(Prior Art)

To produce a high performance resistor in conductor device such as a semiconductor, there have been a general method wherein a polycrystalline semiconductor thin film is deposited on an insulating film, and after ion-implanting impurities into this thin film, the film is heated, patterned by a photo process and an etching process to form a resistor with the desired resistance value. At present, however, it is necessary to find a new method for manufacturing a resistor having a more uniform and accurate low resistance value. On the other hand, a resistor made of metal, high melting-point metal, or metal silicide and having a more uniform low resistance is necessary for a high precision analog circuit.

(Problems of the Prior Art to Be Addressed)

Generally, when a polycrystalline semiconductor thin film is deposited, the sizes of the crystal grains in the deposited polycrystalline semiconductor thin film tend to lack uniformity due to non-uniformity in temperature distribution in the

reaction section and reflection of infrared ray. Part of impurity atoms implanted in the polycrystalline semiconductor thin film is inactivated by being captured in the boundary between the crystal grain and crystal grain, in other words, in the crystal boundary, when the film is heated after said implantation. In the area where the crystal grains are small, the crystal grain boundary is large, so many impurity atoms are inactivated. In the area where the crystal grains are large, the crystal grain boundary is small, and many impurity atoms are activated inside the crystal grain. When the sizes of the crystal grains are non-uniform in the polycrystalline semiconductor thin film, the concentration of impurities activated in the semiconductor substrate surface is not evenly distributed, generating non-uniformity in the resistance value and undercutting the product quality and yield in manufacturing. For example, a pre-annealing method, wherein a polycrystalline semiconductor thin film is heated prior to ion-implantation of atoms that determines conductivity type, was introduced in the Journal of Electrochemical Society, 1984, Vol. 131, No. 1, pp. 216-217. To obtain sufficient uniformity, heating at 1,000°C or higher is needed, which is not desirably applicable to manufacturing a semiconductor device. “In a heated polycrystalline semiconductor thin film, crystal grains get larger as they come nearer to the surface and their sizes become more uniform,” states the Journal of Vacuum Science Technology, 1984, B, Vol. 2, No. 4, pp. 698-706. If a polycrystalline semiconductor thin film surface is made amorphous

in such a crystalline state after the ion-implantation, smaller crystalline grains in the lower layer underneath the polycrystalline semiconductor thin film surface function as seeds and the surface is recrystallized in the subsequent step of heating, so the sizes of the crystal grains become non-uniform. Therefore, it was difficult to produce a high performance resistor. Even if general metal, high melting-point metal, or metal silicide conductors that can be used as resistors and can demonstrate polycrystalline state are used, it was difficult to produce a resistor with a highly uniform resistance value as in the resistor made by the polycrystalline semiconductor.

The present invention attempts to solve these problems, and presents a method to manufacture a conductor device that has the improved quality of a resistor and the improved uniformity in resistance value, by reducing the non-uniformity in the sizes of the crystal grains in the polycrystalline conductor.

(Means to Solve the Problems)

The thin film conductor device manufacturing method of the present invention, to solve the aforementioned problems, comprises the following steps: a step of depositing a polycrystalline conductor thin film on a substrate; a step of ion-implanting atoms into said conductor thin film without creating an amorphous surface; a step of heating the conductor thin film containing said atoms; and the method is characterized in that said conductor thin film is used as a resistor.

(Operation)

To reduce the non-uniformity of the sizes of crystal grains of the polycrystalline conductor by the method of the present invention, after the polycrystalline conductor thin film is deposited on the substrate coated with an insulating film, atoms are ion-implanted to create an amorphous lower layer section without creating the amorphous surface before the film is heated; by so doing, the crystal grains in the entire polycrystalline conductor thin film are recrystallized by using the larger sized crystal grains in the surface; thus, the conductor device the resistance value of which is minimized and has excellent uniformity was materialized.

(Embodiment Example)

The manufacturing method of the present invention is explained in detail below with reference to embodiment example shown in Fig. 1 - Fig. 4.

1) Nearly 600 nm thick silicon oxide film 110 was formed by oxidizing the surface of N-type silicon semiconductor substrate 100 to form a substrate (Fig. 1).

2) Nearly 300 nm thick polycrystalline tungsten silicide thin film 120 was deposited on the oxide film 110 at 300°C by a sputtering vapor deposition method. Then, 1x10¹⁵-1x10¹⁶ cm⁻² silicon was ion-implanted in this tungsten silicide thin film 120 at accelerated voltage 100 kV. The tungsten silicide thin film 120 into which silicon was ion-implanted was heated at 800-900°C in nitrogen atmosphere

for 30 minutes. At this time, the sheet resistance of the tungsten silicide thin film 120 was nearly 3 ohm (Fig. 2).

3) On the heated polycrystalline tungsten silicide thin film 120, a resist pattern for the resistor was formed by a photo-mask process, and after etching the tungsten silicide thin film 120, the resist was removed to form the resistor 120a (Fig. 3).

4) Moreover, after CVD-SiO₂ film 130 was deposited on the entire surface, aluminum electrodes 140a and 140b were formed on both ends of the resistor (Fig. 4).

By a series of the aforementioned steps, the desired resistor was formed.

The deviation in the resistance value distribution indicating the non-uniformity in the tungsten silicide thin film was reduced from nearly ½ of the prior art method to 1/3, which indicated an excellent result. As for the atoms to be ion-implanted, various types can be used, but if the atoms constituting the thin film are used, the recrystallization by heating can be easily accelerated. If inert atoms are used as the atoms to be implanted, it will be desirable for they can prevent a specific reaction. As an alternative embodiment example of the present invention, the following can be mentioned. In the aforementioned embodiment example, a single layer tungsten silicide thin film was used, but a multilayer film with two or more layers may be used in stead of said thin film. Or the structure wherein a

polycrystalline polysilicon film is used under the single layer tungsten silicide thin film can be considered. After depositing the lower polycrystalline polysilicon film, silicon is ion-implanted into this polysilicon film, and the film is heated to 900-1,000°C to provide the polycrystalline polysilicon film with uniform crystallinity. Then, the tungsten silicide thin film is formed on the upper layer. By applying the method of the present invention to the tungsten silicide thin film with a multilayer structure, the polycide [sic] type conductor film with excellent uniformity can be formed.

(Advantage)

By the manufacturing method of the present invention, the non-uniformity of the grain size in the polycrystalline conductor thin film can be reduced, and the uniformity in the resistance value of the resistor formed by the polycrystalline conductor thin film can be improved; therefore, a highly reliable thin film conductor device with high yield can be presented.

BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1-Fig. 4 show sectional views of the embodiment example of the present invention in steps of manufacturing.

100. Semiconductor substrate

110, 130. Oxide film

120. Semiconductor thin film

140. Electrode

Translations

U.S. Patent and Trademark Office

3/16/01

Akiko Smith

⑪ 公開特許公報 (A) 昭64-73659

⑫ Int.Cl.⁴H 01 L 27/04
21/265

識別記号

庁内整理番号

⑬ 公開 昭和64年(1989)3月17日

P-7514-5F
P-7738-5F

審査請求 未請求 発明の数 1 (全4頁)

⑭ 発明の名称 薄膜導電体装置の製造方法

⑮ 特 願 昭62-230122

⑯ 出 願 昭62(1987)9月14日

⑰ 発明者	亀山 周一	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑰ 発明者	小伏 和宏	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑰ 発明者	米田 忠央	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑰ 出願人	松下電器産業株式会社	大阪府門真市大字門真1006番地	
⑰ 代理人	弁理士 中尾 敏男	外1名	

明細書

1. 発明の名称

薄膜導電体装置の製造方法

2. 特許請求の範囲

(1) 基体上に多結晶性導電体薄膜を堆積する工程と、前記導電体薄膜中に、表面を非晶質化せずに原子をイオン注入する工程と、前記原子を含む導電体薄膜を熱処理する工程を有し、前記導電体薄膜を抵抗体として使用することを特徴とする薄膜導電体装置の製造方法。

(2) 多結晶導電体薄膜を構成する、少なくとも、1つの原子とイオン注入される原子を同一の原子とする特許請求の範囲第1項記載の薄膜導電体装置の製造方法。

(3) 基体として、少なくとも順次、基板、絶縁膜、多結晶性半導体薄膜からなる構成を用い、この上に多結晶性導電体薄膜を堆積することを特徴とする特許請求の範囲第1項または第2項記載の薄膜導電体装置の製造方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は薄膜導電体装置の製造方法に関するもので、特に集積回路等において多結晶導電体薄膜によって構成された抵抗体の抵抗値の均一性を改良する製造方法に係るものである。

従来の技術

半導体等の導電体装置において高性能の抵抗体を得るために、絶縁膜上に多結晶半導体薄膜を堆積し、この薄膜中に不純物をイオン注入後、熱処理してフォト工程とエッチング工程でバターニングし、所望の抵抗値の抵抗体を形成することが一般的な手法になってきており、現状においては、さらにバラツキの小さい高精度な抵抗値を有する抵抗体の新しい製造方法が必要とされてきている。一方、金属、高融点金属、金属ケイ化物等による低い抵抗値を有するバラツキの小さい抵抗体も、高精度アナログ回路等で必要とされてきている。

発明が解決しようとする問題点

一般に、多結晶半導体薄膜を堆積する時、反応部の温度分布の不均一性や、半導体基板面での赤

外線反射等の原因により、堆積した多結晶半導体薄膜の結晶粒の大きさが半導体基板面内で不均一となりやすい。このような多結晶半導体薄膜に注入された不純物原子の一部は、注入後の熱処理によって結晶粒と結晶粒との境界、すなわち結晶粒界に取り込まれ不活性化する。結晶粒の小さい部分では結晶粒界が大きく、多くの不純物原子が不活性化し、結晶粒の大きい部分では結晶粒界が小さく、多くの不純物原子が結晶粒内で活性化する。従って、多結晶半導体薄膜の結晶粒の大きさが不均一であると半導体基板面内で活性化した不純物の濃度分布に不均一を生じ、抵抗値の不均一を生じて、製造上の歩留と製品の品質を低下させていた。例えば、導電型を決める原子のイオン注入の前に多結晶半導体薄膜を熱処理して、結晶粒の大きさを均一化するブリアニール法が、1984年、ジャーナル オブ エレクトロケミカル ソサエティ (Journal of Electrochemical Society)、第131巻、1号、216~217頁に記載されているが、充分な均一性を得るためにには1000°C以上の高温での

-3-

多結晶導電体の結晶粒の大きさの不均一を緩和することで抵抗値の抵抗値の均一性の改良と品質の改善をめざした導電体装置の製造方法を提供するものである。

問題点を解決するための手段

この問題点を解決するために本発明は、基体上に多結晶導電体薄膜を堆積する工程と、前記導電体薄膜中に、表面を非晶質化せずに原子をイオン注入する工程と、前記原子を含む導電体薄膜を熱処理する工程を有し、前記導電体薄膜を抵抗値として使用することを特徴とする導電体装置の製造方法を提供する。

作用

本発明の方法により、多結晶導電体の結晶粒の大きさの不均一性を緩和するために、例えば、絶縁膜によって被覆された基体上に、多結晶導電体薄膜堆積後、表面を非晶質化せずに原子をイオン注入して下層部を非晶質化してから熱処理を行うことによって、多結晶導電体薄膜全体の結晶粒を表面の大きな結晶粒をもとにして再結晶化するこ

熱処理が必要であり、実際の半導体素子の製造工程に応用することは必ずしも好ましいとはいえない。また、熱処理した多結晶半導体薄膜において、表面に近い部分ほど結晶粒の大きさは大きくなり、均一化することが、1984年、ジャーナル オブ バキューム サイエンス テクノロジー (Journal of Vacuum Science Technology)、B、第2巻、第4号、698~706頁に記載されている。もし、このような結晶状態を想定するならば、イオン注入によって多結晶半導体薄膜表面を非晶質化すると、その後の熱処理で多結晶半導体薄膜表面下層部の小さな結晶粒が種となって表面が再結晶化するために、結晶粒の大きさは不均一となり、従って高性能の抵抗値を得にくかった。さらには、抵抗値として用いることのできる通常の金属、高融点金属、金属ケイ化物等の導電体で、多結晶性の結晶状態を示すものについても、多結晶半導体による抵抗値と同様に、単純な熱処理だけでは、均一性の高い抵抗値を得にくかった。

本発明はこのような問題点を解決するもので、

-4-

とで、抵抗値のバラツキの小さい良好な均一性を実現した、高歩留高品質の導電体装置の提供が可能となった。

実施例

以下、本発明の製造方法をタンゲステンシリサイド (WS12) による実施例について第1図~第4図を参照して詳細に説明する。

1) N型シリコン半導体基板100の表面を酸化して、約600nmのシリコン酸化膜110を形成し、基体を形成した。[第1図]

2) 次いで、酸化膜110上に反応温度 300°Cのスパッター蒸着法により約300nmの多結晶タンゲステンシリサイド薄膜120を堆積し、このタンゲステンシリサイド薄膜120に 加速電圧100kVで、1x10¹⁵~1x10¹⁶cm⁻²のシリコンをイオン注入した。次いで、シリコンをイオン注入したタンゲステンシリサイド薄膜120を窒素雰囲気中で、800°C~900°Cの温度にて、30分間熱処理した。この時、タンゲステンシリサイド薄膜120のシート抵抗は約3オーム程度となった。[第2図]

3) 热処理した多結晶タングステンシリサイド薄膜120 上にホトマスク工程で抵抗体のレジストパターンを形成し、タングステンシリサイド薄膜120 をエッチングした後、レジストを除去して抵抗体120aを形成した。[第3図]

4) さらに、全面にCVD-SiO₂膜130を堆積した後、通常の製法に従って、抵抗体の両端にアルミニウム電極140a、140bを形成した。[第4図]

以上の一連の工程によって、所望する抵抗体が形成された。

本発明の実施例により、タングステンシリサイド薄膜内でのバラツキを示す抵抗値分布の偏差は、従来にくらべて、約2分の1から3分の1へと減少し、良好な結果が得られた。イオン注入する原子として、種々のものが採用され得るが、薄膜を構成する原子を用いれば、熱処理による再結晶化が促進されやすい。また、イオン注入する原子として、不活性元素を用いれば、特殊な反応を防止できる点から好ましいと考えられる。本発明によ

る、他の実施例として、次のようなものがある。すなわち、前述の実施例として、単層のタングステンシリサイド薄膜を採用したが、この薄膜の代わりに、2層以上の多層膜を用いても良い。あるいは、例えば、単層のタングステンシリサイド薄膜の下に、多結晶ポリシリコン膜を用いる構成も考えられる。下部の多結晶ポリシリコン膜の堆積後に、このポリシリコン膜にシリコンのイオン注入をし、ここで、900-1000°Cの熱処理をして、多結晶ポリシリコン膜の結晶性を均質化したのち、さらに、上の層にタングステンシリサイド薄膜を形成する。この多層構成のタングステンシリサイド薄膜に対して、本発明の方法を適用することにより、均質性に優れた、いわゆる、ポリサイド型の導電体膜を形成することができる。

発明の効果

本発明による製造方法によって、多結晶導電体薄膜の粒径の不均一性が緩和され、多結晶導電体薄膜によって形成された抵抗体の抵抗値の均一性が改良でき、高歩留高信頼の薄膜導電体装置の提

供が可能となる。


4. 図面の簡単な説明

第1図～第4図は本発明の実施例を示す工程断面図である。


100···半導体基板、110、130···酸化膜、
120···導電体薄膜、140···電極。

代理人の氏名 弁理士 中尾敏男 ほか1名


第 1 図



第 2 図



第 3 図



第 4 図

